Agile Analog在欧洲RISC－V峰会上推出首个完整的RISC－V模拟IP子系统
加快RISC-V物联网应用的上市时间 RISC-V物联网应用
可定制的模拟IP公司Agile Analog在巴塞罗那举行的欧洲RISC-V峰会（6月5日至9日）上推出了首个用于RISC-V应用的完整模拟IP子系统。最初的子系统包括典型的电池供电物联网系统所需的所有模拟IP，包括电源管理单元（PMU）、睡眠管理单元（SMU）和数据转换器。这种独特的、与工艺无关的、可定制的和数字包装的模拟IP子系统将有助于解决片上系统（SoC）设计者目前遇到的许多问题，因为它与RISC-V内核配对，形成一个完整的解决方案。
Agile Analog的产品营销总监Chris Morrison解释说："RISC-V架构使新的SoC产品开发激增，对更容易获得和可配置的IP解决方案的需求正在增加。数字芯片设计者面临的主要挑战之一是整合模拟电路以支持其SoC设计"。
克里斯补充说： "通过我们的RISC-V模拟IP子系统，可以为特定的工艺和代工厂获得适当的模拟IP。然后，这可以与RISC-V领域的数字IP供应商的数字IP无缝集成，简化芯片设计，加快新的RISC-V物联网应用的上市时间。与所有的Agile模拟IP一样，这个子系统是可定制的，以提供应用所需的确切功能集。"
多年来，传统的模拟IP一直是一个主要的瓶颈，可用的选择有限，芯片设计人员一直在努力整合多个模拟IP块，通常来自多个供应商。模拟和数字之间的混合信号边界的设计和验证一直是一项特别艰巨的任务，因为这以耗时和昂贵著称，需要专业知识和工具。然而，由于Agile Analog的独特技术和新颖的数字包装方法，这些集成和验证的挑战可以由Agile Analog代表客户来解决，并迅速解决。
这个新的模拟IP子系统在模拟和数字环境中都得到了验证，直接连接到MCU的外围总线，并提供了一个SystemVerilog模型，以方便集成到SoC的现有数字验证环境中。
RISC-V国际公司的首席执行官Calista Redmond评论说："RISC-V已经在全球超过100亿个内核中出现，RISC-V生态系统正在蓬勃发展。有这样的创新解决方案来帮助我们社区的芯片设计者快速交付令人振奋的新RISC-V物联网应用，这一点真的很重要。"
Agile Analog将在2023年欧洲RISC-V峰会上参展并发表演讲。
Agile Analog用于物联网应用的初始RISC-V子系统宏现已推出，包括以下子块：
agilePMU
agilePMU子系统是一个高效且高度集成的电源管理单元，用于SoC/ASIC。它具有上电复位、多个低压差稳压器和一个相关的基准发生器，旨在确保低功耗，同时提供最佳的电源管理能力。该子系统配备了一个集成的数字控制器，对启动和关机进行精确控制，支持电源排序，并允许每个LDO的输出电压单独编程。状态监视器提供子系统当前状态的实时反馈，确保最佳系统性能。
agileSMU
agileSMU子系统是一个低功耗的集成宏，由安全地管理从睡眠模式唤醒SoC所需的基本IP块组成。通常包含一个用于低频SoC操作和RTC的可编程振荡器，一些可用于启动唤醒程序的低功耗比较器，以及一个为SoC提供稳健的启动复位的上电复位。该子系统配备了一个集成的数字控制器，对唤醒命令和顺序进行精确控制。状态监测器提供子系统当前状态的实时反馈，确保在整个产品生命周期内的最佳系统性能。
agileSensorIF
agileSensorIF子系统是一个低功耗的集成宏，提供与外部传感器接口所需的所有模拟。该传感器接口具有两个高达12位和64 MSPS的SAR ADC，一个12位DAC和多个可编程比较器，提供了与外部世界连接所需的所有连接。集成的可编程增益放大器和缓冲器支持广泛的外部传感器和系统。它配备了一个集成的数字控制器和状态监视器，以提供子系统当前状态的实时反馈，确保在整个产品生命周期内的最佳系统性能。
Agile Analog公司简介：
Agile Analog™正在用Composa™（其创新的、可配置的、多进程的模拟IP技术）改变模拟IP的世界。Agile Analog总部位于英国剑桥，在全球拥有越来越多的合作伙伴和客户，它开发了一种独特的方式来自动生成模拟IP，以满足客户在任何代工厂的几乎任何工艺上的确切规格。该公司为电源管理、数据转换、IC健康和监测、安全和永远在线等领域提供广泛且不断扩大的模拟IP和子系统选择。敏捷模拟公司的新方法是利用其Composa库中经过测试的模拟电路来创建定制和验证的模拟IP解决方案。这缩短了上市时间，提高了质量，有助于加速半导体设计的创新。
