赛灵思“Vivado专家系列”研讨会将由来自赛灵思Vivado开发者及资深技术支持团队成员为您带来包括技术分享、设计方法学、设计技巧等内容，以帮助用户快速提高其基于FPGA 的设计效率。此次研讨会为该系列的第一期，旨在深入剖析Vivado高速时序收敛技术。另外我们还将总结高速设计面临的挑战，介绍设计分析、设计向导以及设计复杂性和拥塞的分析方法。
Vivado 设计套件的 UltraFast 设计方法指南 (中文版)
描述建议的设计方法如何实现赛灵思 FPGA 器件资源的有效利用，如何在 Vivado 设计套件中加快设计实现和时序收敛。提供建议方法成立的理由，以便支持并作出明智的设计决策。
https://china.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/c_ug949-vivado-design-methodology.pdf
UltraFast 设计方法快捷参考指南 (中文版)
以三折页方式提供关键 UltraFast 设计方法步骤与相关辅助材料提示，便于印刷和离线使用。这些步骤目的在于助您实现更快的系统集成与设计实现，并从赛灵思器件与工具中获取最大的价值。
https://china.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/c_ug1231-ultrafast-design-methodology-quick-reference.pdf
Vivado 设计套件用户指南：约束
https://china.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug903-vivado-using-constraints.pdf
Vivado 设计套件用户指南：设计分析与收敛
https://china.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug906-vivado-design-analysis.pdf
UltraFAST 设计方法介绍与概述
https://china.xilinx.com/video/hardware/ultrafast-design-methodology-for-vivado-into.html
设计约束“快速上手”教学视频
https://china.xilinx.com/video/hardware/constraint-explosion.html
适用于时序收敛的UltraFAST 设计方法
https://china.xilinx.com/video/hardware/ultrafast-vivado-design-methodology-timing.html
赛灵思 Vivado 设计套件
http://china.xilinx.com/vivado
-
高亚军
专注于 C/C++ 高层次综合，拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验，对 Xilinx FPGA 的架构、开发工具和设计理念有深入的理解。发布《Vivado入门与提高》，《Vivado HLS 快速上手》等网络视频课程，点击率超过10万、出版《基于FPGA的数字信号处理（第2版）》及《Vovadp从此开始》等书籍，广受好评。
赛灵思公司战略应用高级工程师 -
高峻（Jonathan Gao）
负责中国区关键客户新技术导入以及FPGA设计方法的推广和支持。Jonathan在FPGA领域17年以上的工作经验。加入赛灵思之前，从事多年FPGA研发工作。Jonathan毕业于东南大学无线电系，拥有通信工程学士学位。
赛灵思中国区战略应用工程师经理
-
赛灵思（Xilinx, Inc.，NASDAQ：XLNX）是All Programmable FPGA、SoC、MPSoC、RFSoC和3D IC的全球领先供应商，独特地实现了既能软件定义又能硬件优化的各种应用，推动了云计算、5G无线、嵌入式视觉和工业物联网等行业的发展。如需了解更多信息，敬请访问赛灵思中文网站：http://china.xilinx.com/。
