部分可重配置（PR）是一种动态修改逻辑模块的技术，通过在不妨碍其它逻辑运行的同时下载部分比特位文件来实现。赛灵思部分可重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。
数字中频、视频、总线连接或者其它重要的功能可以保持既定的设计， 与此同时， 其他的功能可以按要求重新载入。
通过利用ISE设计套件的部分可重配置设计流程，FPGA设计者将拥有一个强大的解决方案用以：
- 通过分时功能减少了 FPGA 的尺寸和数量（即成本）
- 通过按需加载功能降低了动态功耗
- 通过时分多路复用设计功能提高解决方案的灵活性
通过此次研讨会，您将可以了解到:
- 局部可重配置技术设计流程的详细内容
- 在实际设计中用户如何受益于部分可重配置
- 致力于利益最大化的设计考虑
座谈专家
-
李昀
李昀女士于2004年7月加入赛灵思公司，目前担任高级战略应用工程师，主要负责华为，中兴，大唐等战略客户应用的技术支持。 李昀女士在2004年毕业于北京理工大学电子工程系，拥有信号与信息处理专业博士学位。
高级战略应用工程师
厂商介绍
-
赛灵思（Xilinx, Inc.，NASDAQ：XLNX）是All Programmable FPGA、SoC、MPSoC、RFSoC和3D IC的全球领先供应商，独特地实现了既能软件定义又能硬件优化的各种应用，推动了云计算、5G无线、嵌入式视觉和工业物联网等行业的发展。如需了解更多信息，敬请访问赛灵思中文网站：http://china.xilinx.com/。
