全球EDA领导厂商SpringSoft公司，今天发表该公司第三代自动化IC设计侦错产品。新的Verdi3产品让用户借由自定功能、定制环境以及增强工具间的互操作性来建立完整的IC侦错平台，该产品同时也具备新一代软件架构以增加产品效能与容量的提升。
为了解决日益复杂的数字IC设计与验证环境，现有的侦错解决方案必须重新设计，使IC设计调试程序可以更符合目前工程师所使用的IC功能验证环境，进而帮助工程师提升工作效率。SpringSoft所提出的全新Verdi3 IC设计侦错平台较上一代产品提升2倍的性能、降低30%的数据库储存空间、更弹性化的定制环境及更容易整合与提供使用者可以自制工具的Verdi协作应用平台(Verdi Interoperable Apps (VIA) platform)等新功能，提供了更有效率以及可靠的IC设计侦错环境，帮助使用者克服日益复杂的IC设计与验证环境。
SpringSoft公司营销副总Mark Milligan表示：「SpringSoft不断的创新科技提供工程师更有效率的IC侦错方案，从最初的独立且具有IC设计知识的调试程序、到第二代整合了电路行为分析、断言(Assertion)、测试平台(Testbench)以及低功耗设计感知侦错的自动化侦错平台。至今推出第三代的侦错平台，SpringSoft更近一步提供许多引人注目的功能，包括用户可以自行定制合适的侦错环境、并且享受更快速的侦错效率来解决来自于更大、更复杂的IC电路设计环境所发生的问题。」
SpringSoft的旗舰产品Verdi在过去几年被全球数以万计的工程师所采用。通过加速对于复杂IC与SoC设计工作的彻底了解，进而自动化，缩短了一半以上的侦错时间，这个全功能的系统通过独家的数据库与分析引擎，使长时间的行为追踪自动化；提供威力强大的全套设计视野，使设计具体化并且帮助分析因果关系；还运用专利技术揭露设计、断言(assertions)与系统测试(testbench)之间的功能运作与互动。
第三代侦错平台 Verdi3
在新版的Verdi3产品中，SpringSoft升级自有并且在业界被广泛使用的快速信号数据库(FSDB)、用户在使用Verdi3时可以有更高效率的资料访问速度。这些升级包括了多线程(Multi-threaded)的FSDB读取、更精简的FSDB储存档案与并时逻辑仿真档案写出(Parallel Logic Simulation Dumping)。除此之外Verdi3也配备了全新更强大的新版编译程序，支持SystemVerilog 语法、更高速的编译性能以及更好错误检验。新版的编译程序可以更近一步的降低30%的编译时间与减少75%的内存使用量。
SpringSoft同时也采用更新的Qt用户图形接口平台改写了Verdi3的用户图形接口(Graphical User Interface, GUI)。借由新的接口，用户可以任意的变更窗口中的工具设定将Verdi3变成SoC侦错环境的仪表板，也可以新增自定义命令(command)、自定义窗口工具栏(toolbar)与快捷键(hotkeys)。这些自定义功能可以让用户将Verdi3更容易的定制成每天工作所需的侦错环境，并将自定义的环境储存供日后使用。此外Verdi3也提供了许多便捷的功能，如Spotlight搜寻功能可以方便用户搜寻Verdi3的命令(commands)、设定(Preference)与文件，使用者可以很快速的找到需要的功能与信息而毋须开启相对应的目录。
对Verdi3的使用者而言，这些自定义的功能包括了变更或者新增功能来帮助提升侦错的效率。这个全新的平台提供更便利的用户接口让用户可以轻易的将公司自有的功能、第三方工具以及运用VIA自定义的功能整合进Verdi3平台。工程师可以在Verdi3的图形接口中直接执行用VIA所编写的功能，并且从Verdi3的数据库中所撷取的信息直接显示在Verdi3的图形接口中。VIA平台已经于2011年10月发表，VIA所提供的开放式平台让使用者可以运用SpringSoft标准数据库的应用程序编程接口(API) 将设计知识（design knowledge）应用在他们为其设计流程量身订作的应用程序中，让各公司的CAD人员可以轻易的开发出便于重复使用的程序与工具来符合设计流程的需求。