提高电源转换器性能的低 RDS(on) SiC FET（SiC FET 架构显示出多项优势）
碳化硅功率器件在功率转换效率、改进的高温性能和使用更简单的电路拓扑结构方面比硅功率器件具有多项优势。
在电动汽车牵引逆变器、DC/DC 转换器和车载充电器 (OBC) 等一些需求旺盛的关键应用领域，器件特定的导通电阻 ( R DS(on) × A，其中A是传导面积）是影响器件电容的关键品质因数 (FOM)，从而影响硬开关 (HS) 和软开关 (SS) 拓扑中的效率。随着电动汽车的快速充电标准向更高电压和更高功率的方向发展，可能需要并联多个设备，这可能导致在管理设备方面面临系统级挑战，这些设备在性能方面可能无法很好地匹配时间和温度。因此，较低的 R DS(on)采用低热阻封装的器件在这些高功率应用中具有优势。
UnitedSiC（现为 Qorvo）致力于级联 SiC FET 架构，与更传统的 SiC MOSFET 器件相比，该架构在一些关键器件参数（包括R DS(on) × A ）方面显示出多项优势。在本文中，我们将讨论其新型第 4 代 (G4) 750 V 额定设备中的部分优势，并比较这两种设备架构。
UnitedSiC 的级联 SiC FET 由一个 SiC normally on JFET 器件和一个 normally off Si MOSFET 组成，如图 1 所示。
图 1：SiC FET 共源共栅原理图（：UnitedSiC，现为 Qorvo）
Si MOSFET 是低压器件，控制开关的导通/关断。它利用了数十年的产品成熟度及其近乎理想的 MOS 特性，包括完整的 5 V 阈值电压 (V th )、卓越的 V th稳定性、卓越的跨导提供与现有 Si 解决方案兼容的栅极驱动电压，以及宽 ± 20V 额定值。
与反载流子迁移率较差的 SiC MOSFET 沟道不??同，Si MOSFET 的沟道电阻非常低。SiC MOSFET 中的总 R DS(on)分量主要来自漂移 (epi) 和沟道电阻 (R ch ) 的组合，随着额定电压的降低，前者占主导地位，使其无法在 650-到 750-V 级。在这些额定电压下，R ch可以超过总 R DS(on)的 50% 。
图 2 显示了 SiC MOSFET 和级联 SiC FET 之间的横截面图比较。与 SiC MOSFET R ch相比，级联方法中使用的 JFET 在 p 掺杂栅极（图 2 中以黄色显示）之间存在一个常开通道，它对 R DS(on)的贡献要低得多。相比之下，级联低压 Si MOSFET的 R ch也低得多。
图 2：SiC MOSFET 和 SiC 级联 FET 横截面示意图（：UnitedSiC，现为 Qorvo）
图 3 显示了 UnitedSiC 在650 至 750 V 范围内对其器件与竞争对手 SiC MOSFET 的关键R DS(on) × A指标进行的比较。对于 750-V 共源共栅 SiC FET，该指标在 25C 时大约低 3 倍，在 125?C 时大约低 1.8 倍。
图 3：SiC MOSFET (650 V) 和 750-V SiC FET 级联R DS(on) × A比较（：UnitedSiC，现为 Qorvo）
图 4 显示了同一指标的更广泛比较，其中查看了R DS(on) × A与一系列器件的额定击穿电压 (BV)，包括 Si 超结 MOSFET、SiC MOSFET 和氮化镓 FET . UnitedSiC 的 G4 SiC 共源共栅 FET 的性能更接近理论极限。
图 4：R DS(on) × A指标与一系列 FET 技术中的 BV（：UnitedSiC，现为 Qorvo）
我们来看看UnitedSiC在750V电压等级G4器件上相对于之前的第三代器件所做的一些具体改进：
电压范围已从 650 V 增加到 750 V，以更好地针对 400-/500-V 总线电压。例如，这将满足当今常用的 1 级和 2 级 EV 充电电压电源转换。
改进的单元密度以及进一步的衬底减薄技术已经能够降低关键的R DS(on) × A FOM。这降低了给定管芯尺寸的传导损耗。
对于给定的 R DS(on) ，较小的裸片尺寸以及其他设计改进会导致较低的输出电容 (C OSS )/存储能量 (E OSS )，从而减少 HS 拓扑（例如图腾柱 PFC）在连续导通模式下的损耗. 较低的时间相关 C OSS还可以在 LLC 等 SS 电路中实现更高频率的操作，从而提高系统效率。
G4 器件中较低的反向恢复电荷 Q rr改善了 HS 导通损耗。
显示了 UnitedSiC 750V、6mΩ 器件与具有相同 BV 额定值的竞争对手 SiC MOSFET 之间的参数比较。这两款器件代表了目前市售的 R DS(on) 750-V SiC 器件。
UnitedSiC 共源共栅 SiC FET 与具有相似 R DS(on)和 BV 额定值的 SiC MOSFET 之间的参数比较
表中的绿色显示级联 FET 的相对优势，而黄色显示劣势。让我们更详细地讨论这些特征：
共源共栅器件具有接近 5-VV th并允许 0- 至 12-V 栅源 (V gs ) 驱动。这使得该器件可以方便地使用任何 Si 或 SiC 栅极驱动器，同时还确保了良好的抗噪性。较低的驱动电压和较低的栅极电荷 (Q g ) 可降低栅极驱动器损耗。
共源共栅体二极管压降 (V f ) 的正向压降要低得多，接近 1 V。这是第三象限中 Si MOSFET 二极管压降和 JFET 电阻的总和。在 SiC MOSFET 中，V f的范围为 3 至 5 V，随着负 V gs的增加而增加，这可能是完全关闭栅极所必需的。较低的Vf可降低第三象限 HS 操作期间的死区时间损耗，并在 SS 电路中失去谐振时实现良好的性能。
在 HS 应用中，反向恢复损耗可能是总开启损耗 (E on ) 的重要组成部分。图 5 显示了 UnitedSiC 完成的反向恢复波形的比较，显示其级联结构中的电荷 Q rr低得多。
比较共源共栅 SiC FET 和 SiC MOSFET 的反向恢复波形（：UnitedSiC，现为 Qorvo）
在 HS 应用中，有源开关输出电容 C OSS的放电能量 E OSS可能是 HS 期间总 E on和 E off的很大一部分，如图 6 所示。而 E on和 E off损耗很难比较来自不同的供应商，因为它们取决于外部条件，如使用的栅极电阻、电路寄生和允许的过冲，表 1 可用于得出一个广泛的结论，即级联 FET 中 HS 损耗的权利较低，源于较低的R DS(on) × E OSS产品。
在 EV 牵引逆变器等电机控制应用中，短路性能是负载可能短路的应用中器件稳健性的重要指标。栅极驱动器需要在此事件期间响应以关闭驱动器 FET 并防止灾难性故障。FET 的短路耐受时间 (SCWT) 是衡量其承受此类高压/大电流事件能力的指标，大多数 SiC MOSFET 的额定短路耐受时间约为 3 s 或更短（如果有的话）。级联结构中的 SiC JFET 在较高电流传导下自然倾向于夹断沟道，这会提高 SCWT 性能。
与 SiC MOSFET 中更平坦的响应相比，共源共栅 FET的 R DS(on)温度系数更高，在统设计期间必须予以考虑。
级联方法的另一个潜在挑战是间接转换率控制，因为 JFET 的栅极在当前设备中无法直接访问。与外部栅极电阻器 (R g )的简单调谐相比，使用小型缓冲器可以很好地管理这一点，从而降低关断损耗、更清晰的波形和更短的延迟时间。
UnitedSiC的低 R DS(on) G4 级联 SiC FET 器件的优势使其非常适用于 EV 牵引逆变器、DC/DC 转换器、EV OBC 系统、EV 无线充电器以及 AC 和 DC 断路器等应用。UnitedSiC（现为 Qorvo ）在此 750-V FET 系列中提供 6 mΩ 至 60 mΩ的 R DS(on)范围，使设计人员可以灵活地选择更低的损耗和更高的效率或更低的成本。他们还在该 G4 系列中提供额定电压为 1,200 V 的共源共栅器件，可满足使用 800 V 总线电压的更高电压 3 级直流快速充电要求。
