问：DDR自动分析采样分辨率是多少
答：示波器的采样率是最大可以达50GS/s.
问：是否可以分析模拟异常信号
答：这个是泰克示波器的其中一个优势。泰克的DPX专利技术可以提供30w次/秒的波形捕获率，可以捕获到小概率的异常信号。
问：1.可否簡單介紹DDR功能腳位DQS、data_mask的作用？
2.Burst mode的寫入/讀取原理？
答：DQS是对DQ进行采样，DM信号是可以对DQ进行Mask.Bust mode指的是连续读写方法，burst length有4,8。
问：1.可否应用于光伏逆变、风电逆变的开发测试的成套测试方案？
2.可否应用于变频器开发测试？
答：你说的几个应用应该业界都没有专门的软件和方案，都需要用手动的方法来测试的。
问：高密度的PCB测试探点如何安排?
最终产品化的PCB上这些探点会被去掉,那么如何保证其与测试版本的PCB的测试一致性和测试结果的可信度?
答：测试探点的选择很有讲究，一般要选择走线较长或者比较不理想的的DQS/DQ，command/address信号作为测试点，一般测试点对信号的影响并不大，去掉测试点后其时序不会有明显的改变。
问：有很多命令信号是由一组控制信号线产生的,它们和时钟\数据\地址的时序关系只用示波器无法测量.但使用逻辑分析仪的话,逻辑分析仪带宽应该是不够的,测出来的信号边沿就不会准确,这样得到的时序就没有参考意义了.TEK有什么系统的解决方法?
答：如果你需要看整个一组的时序关系的话，是完全可以采样逻辑分析仪进行分析的，而且带宽也完全可以满足要求。其采样精度最高可以达到50Gs/s，即不高于20ps的误差。
问：您好，我有几个问题想请教一下：1.由于地址信息是由bank以及行列组成的，那么用户自定义的时候是否需要严格制定这些bank以及行列的信息，还是简单的从0然后逐次递加的形式制定地址？2.在进行约束文件编辑的时候，可不可以只指定管脚以及I/O特性？对于时钟约束以及其他的约束需要指定吗，针对一般的设计而言。最后对于逻辑设计的时候，通过MIG产生DDR2的控制器以后还有必要关注内部的物理特性吗？您有什么建议吗？谢谢！
答：不好意思，我们只针对物理层的信号一致性测试问题的。
问：DDR2串行数据速率最高可达到多少？
答：目前是1066
问：DDR2测量可以用于LabVIEW硬件使用吗？可以实现数据传输码？
答：DDRA可以用labview软件来自动控制或者远程控制，也可以实现测试结果等数据的传输
问：DDR1信号质量和时序测试需要的逻辑分析仪和定时发生器最低配置是什么？
答：DDR1以DDR-400来说，建议示波器使用2.5G带宽或以上。逻辑分析仪使用TLA7000+TLA7AC4模块+nexus软件.
问：内存的阻抗匹配是如何在电路硬件上自动实现的？
答：内存在初始化时，由内存控制器和它进行通信，把参数写入内存的MSR。
问：SO-DIMMDDRIII的片内终结在电路板上是如何实现的？外观上有什么区别没有，相对于DDRII来说。
答：片内终结电阻是在DRAM芯片内部的，和电路板没有关系的。而控制片内终结电阻的选择的是MCH(内存控制器)
问：DDR系统规范中有几种系统总线？都哪些啊？
答：请参考视频和slide的前面几页。
问：在DDR的拓扑设计中，都需要检验哪些项目？电源质量、噪音、毛刺吗？
答：需要检测电源质量，主要还是Clock,DQS,DQ,Command,Address的时序关系，还有信号本身的质量，如上升时间，斜率，过冲等等。
问：DDR2与DDR1在运行速度、总线利用率不同外，还有哪些主要区别啊？
答：请参考我们的研讨会内容。主要有ODT，post cas等。
问：DDR中，带宽与运行速度有什么直接联系？
答：对于内存条来说，是X8的关系。
问：DDR阻抗与电阻按照什么标准匹配？
答：所有PCB板都按照IPC-PM650标准来测试和评估阻抗。内存的module设计根据Jedec的规范，有介绍匹配电阻的要求的。
问：在DDR的拓扑设计中，都需要检验哪些项目？电源质量、噪音、毛刺都需要检验吗？
答：检验的项目非常多，在Jedec规范有详细的说明。VDD,Vref,Vgroud也是需要测试的。
问：进行DDR物理层测试时，选用示波器带宽有什么标准？
答：可以使用上升时间来计算，一般上DDR1带宽在3GHz以下，DDR2 400-800在4-6GHz都可以满足。DDR3 800-1600一般建议在8GHz-12.5GHz左右会比较好。
问：泰克的DDRA支持所有DDR不同规格、型号的测试吗？
答：可以支持DDR1/2/3,LPDDR,GDDR/GDDR2/GDDR3
问：DDR3在长期运行中，会不会出现过热而影响性能？
答：有这样的可能
问：DDR-3数据传输采用的是几倍预取(pre-fetch)？
答：8倍
问：在DDR中，#CS信号和DM信号分别是用哪个信号进行采样的?
答：由clock信号进行采样
问：如果DDR2的DQ信号的斜率是2V/ns,它的上升时间(20%-80%)是多少?
答：可以通过公式计算，研讨会的slide有介绍到的。
问：DDRI/II/IIIread/write分离方法有哪些?
答：请参考我们的操作视频。
问：泰克DDR1/2/3原理和自动化测试方案的技术支持怎样？
答：我们有专门的操作视频培训和现场培训。
问：泰克的分析仪有几个数字输入？几个模拟输入？
答：示波器是4通道模拟输入。逻辑分析仪最多可支持136X6通道数字输入。
问：使用逻辑分析仪进行DDR时序分析,逻辑分析仪的带宽够吗?会像示波器那样准确吗
答：逻辑分析仪对DDR的采样原理与示波器不一样，不存在带宽问题，主要是采样率或者我们称为定时分辩率能满足就可以。
问：Read,Write的测试探点都安排在靠近DDR芯片端吗？是不是Read测试探点应该安排在DDRcontroller一端
答：一般建议Read在DDR controller端，write在DDR芯片端。
问：TLA5000系列用来测DDR1，在采样率，测试探点连接，夹具方面有什么不足，可以满足时序验证的要求吗？
答：TLA5000采样率可以到2GS/s, 可以支持的状态分析时钟是235M.可以支持DDR1的测试。但是只能手动的方法去采集和手动的解码。因为TLA5000不知道DDR分析软件的安装。
