时钟抖动衰减器旨在支持JESD204B串行接口标准,用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA) JESD204B接口专门针对高数据速率系统设计需求而开发,ADI的时钟抖动衰减器内置支持和增强该接口标准特性的独特功能。
• 我已阅读隐私政策并理解ADI公司将根据该政策处理我的个人信息。
• 单击“提交”即表示,我同意分享我的个人信息给Analog Devices, Inc. 以便接收 Analog Devices, Inc.及其子公司有关最新新闻、产品、工具和设计资源的营销信息。我理解我可以随时更改我的沟通偏好或取消订阅。