Vivado DRC(设计规则检查)概述

互联网 1524 次播放
Xilinx,Vivado,DRC,设计规则检查,设计约束,methodology_checks,FPGA开发工具,通信

通过本视频了解Vivado 2013.3中的DRC(设计规则检查),以及如何在设计约束中检查问题;如何识别出性能瓶颈以及“methodology_checks 和 timing_checks两个命令的使用方法。

猜你喜欢
中电网移动|移动中电网|频道导航区