TI LMG5200三相GaN逆变器参考设计TIDA－00909
LMG5200器件（一种80V驱动器，采用GaN半桥功率级）使用增强型氮化镓（GaN）FET提供集成功率级解决方案。该器件由在半桥配置中的一个高频GaN FET驱动器驱动的80V GaN FET组成。
不考虑VCC电压，TTL逻辑兼容输入可承受高达14V的输入电压。专有的自举电压钳位技术可以确保增强型GaN FET的栅极电压位于安全工作范围内。GaN FET为功率转换提供了显着的优势，因为它们具有接近零的反向恢复和非常小的输入电容CISS。所有器件都安装在一个完全无键合的封装平台上，采用最少量的封装寄生元件。LMG5200器件采用6 mm×8 mm×2mm无铅封装，可轻松安装在PCB上。
该器件通过提供更加用户友好的界面，扩展了分立GaN FET的优势。对于需要高频率，高效率运行的应用，它是一种理想的解决方案。它降低了对于保持中压GaN应用的间隙和爬电的要求，同时将环路电感最小化以确保快速开关的电路板要求。
LMG5200器件可以方便地设计高功率密度板，无需底部填充，同时保持漏电和间隙要求。高侧栅极驱动器和低侧栅极驱动器之间的传播延迟匹配，以允许非常严格地控制死区时间。控制死区时间对于保持高效率的GaN基应用是最为关键的。可以独立地控制HI和LI，从而将硬开关降压转换器的低侧FET的第三象限传导最小化。对于下降和上升阈值，HI和LI之间驱动器的传播不匹配很小，从而确保了死区时间<10ns。将GaN FET半桥与驱动器共同封装可确保最小化共源电感。
这种最小化的电感对硬开关拓扑结构具有显着的性能影响。内置带钳位的自举电路可防止高边栅极驱动超过GaN FET的最大栅极至源极电压（Vgs），无需任何额外的外部电路。内置驱动器在VDD和自举（HB-HS）轨上具有欠压闭锁（UVLO）。当电压低于UVLO阈值电压时，器件忽略HI和LI信号，以防止GaN FET部分打开。低于UVLO时，如果有足够的电压（VVCC>2.5V），驱动器主动将高端和低端栅极驱动器输出拉低。200mV的UVLO阈值滞后可防止由于电压尖峰造成的抖动和不必要的导通。采用数值为0.1μF或更高的外部VCC旁路电容。建议使用0402的尺寸，以尽量减少引脚的走线长度。将旁路和自举电容尽可能靠近器件，以尽量减小寄生电感。
LMG5200主要特性
输入电压高达80V DC
集成的80V，18mΩGaN FET
优化引脚排列易于进行PCB布局
内部自举电源钳位以防止GaN FET过驱动
电源轨欠压锁定
独立的高端和低端TTL逻辑输入
快速传播时间（典型值为29.5ns）
优异的传播延迟匹配（典型值为2ns）
低功耗..
