在电源管理集成电路 (PMIC) 设计中,为确保PowerMOS器件满足电流密度(EM)和导通电阻(RDSon)的指标要求,传统方法依赖于人工重复工作和版图迭代调整。这个过程繁琐耗时且易出错。为了更好优化,设计厂商积极尝试利用自动化工具,以提升设计效率和产品质量。
Empyrean Andes™ Power解决方案
针对上述问题,华大九天推出了Empyrean Andes™ Power工具,该工具包含两大主要功能:PowerMOS版图自动生成工具(Andes-Power Generator)和基于仿真加数学算法的版图优化工具(Andes-Power EM/RDSon Iteration-Correction)。Andes-Power通过智能算法,有效避免了用户手工反复绘制迭代版图的繁琐过程,能够自动寻优以满足或超越用户设定的Sign-Off目标。此外,该工具运用迭代技术,不仅有效减轻了人力资源的负担,还利用并行计算和自动化参数生成显著提升了迭代效率。参数化后的版图不仅为相似的设计提供了初始参考和经验积累,还为版图经验较少的设计人员提供了快速上手的便捷途径。
Andes-Power Generator将PowerMOS版图划分为符合用户习惯五大功能模块:Floorplan、SD Routing、Gate Routing、Top Pattern和VIA/Cup Pad。这些模块为用户提供了丰富的Config选择和Pattern样式,以支持其便捷地实现不同的封装设计、GuardRing隔离案例、Metal Option下各层横纵绕线、Gate分区模式以及绕线模式等。版图一旦形成参数化后,可在几分钟内实现快速调整。此外,Andes-Power的 EM/RDSon Iteration-Correction功能可以设置每层金属的EM Peak、违例面积、Total RDSon等指标,提供多种评价方式,通过数学优化算法寻找优化方向并且反复迭代,以快速获得满足或优于指标的版图。
应用实例
国内某知名晶圆制造企业的设计流程中采用了华大九天的Andes-Power解决方案,不仅实现版图设计过程全面自动化,还显著提升了版图质量。
01 工作效率提升
用户首次配置某一特定工艺条件时,尽管需要花费一定的时间,但后续的配置过程更加高效,甚至可能免去重复配置的繁琐过程。在首次配置过程中,用户仅需1个小时就完成了环境和Config设置,并生成初始版图。随后,用户仅需10个小时便完成了版图优化的全部工作,较之耗费7天的传统流程,工作效率得到显著提升。
02 EM/RDSon效果显著
在满足EM规则的前提下,RDSon实现显著优化。以24V NLDMOS设计为例 (Total Width 16200),在版图优化过程中以及满足EM规则的前提下,成功实现将RDSon降低了7%。在这个例子上,原本Metal1的临界尺寸(CD)超EM规则36%,但经过优化后,CD为0.4032,不仅满足EM规则,且过电流密度能力得到了3倍以上的提升。
借助Andes-Power工具,用户可以高效、便捷地产生Device版图,在提高设计质量的同时还可以节省设计时间,带来了约16倍的加速比。
结语
华大九天推出的Empyrean Andes™ Power工具,通过自动化生成和优化PowerMOS版图,相较于传统的人工设计版图方式,极大地简化了用户工作流程,有效避免重复劳动,显著提高了设计效率和产品质量。