楷登电子（美国 Cadence 公司，NASDAQ：CDNS）和领先的高价值模拟半导体解决方案晶圆代工厂 Tower Semiconductor（NASDAQ/TASE：TSEM）今日宣布，将推出经过硅验证的 SP4T RF SOI switch 参考流程。该参考流程应用了 Cadence® Virtuoso® Design Platform 射频解决方案 （Virtuoso RF solution），为先进 5G 无线、有线基础设施和汽车集成电路产品开发提供了更快的设计收敛路径。
这个新的射频参考设计流程利用了一套综合的混合信号和射频设计、仿真、系统分析和签核工具，这些工具针对 Tower 的 CMOS、BiCMOS、SOI 和硅锗（SiGe）工艺技术进行了优化调整。客户现在可以使用这款新产品加速射频、毫米波和高性能模拟设计，提高签核信心。
“这个独特的射频和毫米波全流程解决方案已在 Tower 的 CS18 RF SOI 代工工艺上得到联合验证。”Cadence 公司定制 IC 和 PCB 事业部产品管理副总裁 KT Moore 表示，“这是一个大有裨益的解决方案，是我们与 Tower 持续合作的又一项成果，可以为先进集成电路设计提供支持，满足当今最复杂系统的要求。Cadence 和 Tower 的客户可以使用 Cadence 全套工具集和 Tower 参考设计流程，快速开发卓越的产品。”
Tower 的射频和高性能模拟设计支持解决方案、PDK 和参考流程很好地补充了其自身一流的无线和有线产品工艺技术，包括用于 RF-SOI 的 CS18 和 TPS65RS 以及用于 SiGe BiCMOS 的 SBC18。射频和毫米波集成电路与封装协同设计一直是 Tower 客户面临的一个关键问题，而如今他们可以使用经过硅验证的工具和流程，让问题迎刃而解。客户可以根据成本和性能优化设计差异化集成电路。
“我们很高兴能够扩展我们的设计支持能力，为我们的客户提供新的竞争优势。”Tower Semiconductor VLSI 设计中心和设计支持副总裁 Ori Galzur 先生说，“通过与世界领先的先进设计工具提供商 Cadence 的长期合作，我们能够不断提供具有独特功能的新型先进设计工具，完美满足领先市场的集成电路设计要求，帮助我们的客户实现快速和准确的设计周期。”
随着频率越来越高，业内对于准确整合多物理场效应的需求也在增长。为此，Tower 提供的射频和毫米波 PDK 集成了 Cadence Celsius™ Thermal Solver、EMX® Planar 3D Solver 和 Clarity™ 3D Solver 技术，从而全方位考虑设计的电磁（EM）和热完整性。多物理场分析产品补充了 Tower 使用的现有 Cadence 工具集，包括 Virtuoso、Spectre® Simulation Platform、Quantus™ Extraction Solution、集成式 Litho Physical Analyzer 和 Innovus™ Implementation System。