高压摆率负载瞬态测试

本期，我们将介绍负载瞬态测试和简化复杂测试的详细知识

微处理器和应用特定集成电路 (ASIC) 需要低电压、高电流电源。此类电源通常对输出电压偏差有非常严格的要求，对于负载瞬态事件尤其如此。测试此类电源会给设计人员带来一定的挑战，并且可能难以确认是否符合规范。

本文将介绍更多负载瞬态测试的详细信息以及可用于简化这些复杂测试的方法。

首先，需要了解所有瞬态规格，以便合理设计电源，同时还需要了解它们如何应用于测试。典型的瞬态规格包括：

• 负载阶跃大小，以安培为单位或以占满负载的百分比表示。
• 瞬态事件（有时为零）期间的最小负载。
• 负载阶跃的压摆率，通常以安培/微秒为单位。
• 阶跃两个边沿支持的最大电压偏差。
• 预期恢复时间。

图 1 展示了通常如何定义这些规格的示例。


图 1：负载瞬态测量的图形说明

了解所有规格后，可以尝试设计可满足要求的电源。但满足测试要求往往是一项挑战。1V 输出电压、100A 负载阶跃和 1000A/μs 压摆率的要求再正常不过。在大多数测试情况下，限制因素是待测电源和负载之间的电感。在实际系统中，电源通常紧邻其所供电的负载放置，以便更大限度地减少寄生电感。

可以使用多种方法来测试给定电源的负载瞬态响应；每种方法都各有其优缺点。本文将比较以下方案：外部电子负载、外部瞬态电路板、“场效应晶体管 (FET) 冲击”、板载瞬态发生器和基于插槽的瞬变测试仪。

外部电子负载可能是测试瞬态响应的最常用，也是最方便的方法。大多数负载都具有可轻松设置电流电平和转换时间的模式。主要缺点是压摆率受限，这是源于外部接线或实际负载限制。

在压摆率方面，外部瞬态电路板通常具有更出色的表现，但会降低灵活性。根据设计的不同，负载瞬态电路板可能会在最大电流、热耗散或压摆率方面受到限制。瞬态电路板从外部连接，因此接线通常成为限制压摆率的因素。此外，还需要为测试的每个电源调整或配置电路板。

FET 冲击是一种获得高速瞬态结果的快速、直接方法。可以通过电阻器将金属氧化物半导体场效应晶体管 (MOSFET) 从漏极连接到源极，或直接连接到电源的输出端，并使用函数发生器控制栅极。由于外部接线较少，因此寄生电感显著降低。

虽然这种方法通常会产生高压摆率，但测试可能难以控制和实现可重复性。可能还需要修改印刷电路板 (PCB) （图2）。此方法的另一个问题是，测量实际负载阶跃电流有一定困难，并且测量值可能不准确。


图 2：包含 FET 冲击的 PCB 示例

在尝试测试高电流、高速瞬态的性能时，板载瞬态发生器会非常实用。可以按照确切的负载瞬态规格设计电路。主要缺点是元件会产生额外成本和空间占用。此外，灵活进行多种不同的测量可能既困难又耗时。

板载瞬态发生器的设计也可能非常复杂。它可以像由 555 计时器控制的电阻器和 FET 一样简单，也可以像图 3 中所示的一样复杂。更为复杂的设计采用尺寸更小、开关速度更快的多级 FET。此设计可实现 1000A/μs 的压摆率。


图 3：板载瞬态发生器的更复杂版本

最后一个选择是使用处理器插槽和专用瞬变测试仪工具。这种方法成本最高，原因在于工具本身可能成本较高，而且 PCB 的成本也十分高昂。但对于一组给定的处理器要求，却可以获得最准确的结果。处理器或 ASIC 制造商经常开发此类工具，因而它们是专为满足特定的测试条件而构建。

表 1 总结了瞬态测试方案。


表 1：不同瞬态测试方法的比较

测试负载瞬态是电源设计和合规性的非常重要的部分。测试装置中的寄生电感会阻碍实现所需压摆率。希望本文介绍的各种方法可以帮助您避免这个问题。