低功耗通用FPGA再加码，莱迪思推出更低功耗、更高I／O密度Certus－NX
Lattice Nexus是业界首个基于28 nm FD-SOI工艺的低功耗FPGA技术平台，得益于功耗和MIPI 速度上的优势，基于该平台的第一款产品CrossLink-NX得到了客户广泛认可，主要用于嵌入式视觉领域。时隔半年，Lattice在近日宣布推出这款平台的第二代产品——Certus-NX，具有更高的I/O密度和更低的功耗，主要面向工业自动化、通信等市场。
同样是在 28nm FD-SOI 工艺平台上打造，在逻辑单元上也均为17-40K，Certus-NX和CrossLink-NX最大的区别在哪里呢？在线上媒体沟通会上，莱迪思现场技术支持总监Jeffery Pu解释道：“有两点区别：第一，Certus-NX去除了硬核MIPI D-PHY，这是最大的区别，因此可以增加 I/O 的个数，这对细分市场中的一些客户是有益的。第二，Certus-NX增添了安全认证ECDSA位流验证，受前几代产品的启发，包括Lattice以前推出的 XO3D 产品，拥有 PFR 的功能，里面有很复杂的认证，我们借用这些概念放到新款产品里，这是比较明显的一个差距。‘’
更小尺寸、更多I/O
Certus-NX 与其他两家同类产品相比，在尺寸、I/O数量、I/O速率上都更胜一筹。
据介绍，Certus-NX FPGA可以轻松应用于小尺寸设计中，对整体设计尺寸的影响极小。例如，Certus-NX FPGA可以在36 mm2内实现完整的PCIe解决方案，相比竞品FPGA尺寸缩小3倍。即便是使用Certus-NX FPGA系列的最小封装，其每平方毫米I/O密度仍是同类FPGA竞品的两倍。1.5 Gbps差分I/O速率，相比竞品FPGA性能最高提升70%。
支持AES-256加密和ECDSA认证
为了保护器件的位流免于未经授权的访问/更改/复制，Certus-NX FPGA支持AES-256加密和领先的ECDSA认证，可在设备的整个生命周期内提供保护。
功耗降低多达4倍
在边缘计算中，低功耗意义重大，而低功耗正是Lattice FPGA一直以来的优势所在。Jeffery Pu表示，功耗的降低主要是FD-SOI技术带来的，它的漏电流特别小，包括SER都是FD-SOI技术本身带来的。与同类FPGA相比，该系列器件的功耗可降低多达4倍。
配置速度最多快12倍
全新器件还通过SPI存储器实现超快的器件配置，其速度最该可达同类FPGA竞品的12倍。单个I/O配置只需3 ms，整个器件启动时间仅为8-14 ms（取决于器件大小）。
Jeffery Pu介绍，对于传统 FPGA 来说，一般都是外面加一个 SPI Flash，传统 FPGA 的快慢往往决定于 SPI 能跑多快。早些年 FPGA 能跑到 50Mbps 的速率就不错了，现在新的 SPI Flash 可以跑到130Mbps。另外，原来的 SPI 是单通道的，现在Certus-NX使用的是 QSPI，四个通道的数据一直往里面写，速度得以进一步提升。
软错误率（SER）降低100倍
Certus-NX FPGA为工业温度级器件，支持片上ECC和SEC。
对于安全性要求极高的工业和汽车应用而言，可靠的性能至关重要。Certus-NX 40K逻辑单元下SER达到了19.34，相比竞品同类FPGA50K逻辑单元下，抗软错误率（SER）性能超过了100倍。
根据Jeffery Pu介绍，由于28nm FD-SOI工艺本身的软错误率（SER）就很小，比Bulk CMOS 工艺小了 100倍。加之Lattice在芯片中引入错误检查和纠正 （ECC） 技术，在发现错误时动态改变一个比特，如果发现一个比特错误是可以自动改变的，如果发现两个比特错误时会告诉系统，指示产生 SER 了，要重新加载，从 Flash 里重新把程序刷新一次。
为了进一步推动了FPGA开发自动化，Lattice在上半年发布了软件方案Lattice Propel。Jeffery Pu介绍：“我们的 FPGA 在用到边缘的时候，很多是作为 MCU 、AP 的协处理器，所以我们的软件还是基于自己开发的软件为主。Lattice最近推出了一套 Lattice Propel 软件工具，包括完整的SDK。通过这套工具，基本上 10 分钟内就可以学会整个系统开发的过程。”
Lattice已经向一部分客户提供Certus-NX的样片，相关工具和IP也已提供下载使用。Jeffery Pu透露，28nm FD-SOI的Nexus技术平台的第三代产品将在不久后推出，有望为低功耗FPGA市场带来更多惊喜。
