Synopsys日前宣布：推出业界最快的仿真系统ZeBu® Server-3。新的Synopsys ZeBu Server-3构建在经过验证的ZeBu Server架构之上，它将性能提高了多达4倍，并使容量提升了3倍。这一等级的性能有助于系统级芯片（SoC）开发团队加快硬件/软件开发初启（bring-up）、启动操作系统（OS）和全芯片验证，实现更快的上市时间。
凭借其全面调试功能、自动化软件以及与领先验证和系统级工具流的紧密集成，ZeBu Server-3为复杂SoC验证提供了一种高产能环境。它提供了多种验证使用模式，包括功耗相关（power-aware）仿真、仿真加速、电路在线仿真、可综合的测试平台、事务级验证（TBV）和混合仿真，可根据项目要求灵活地部署。由于其体积小、重量轻、电源/冷却要求适度和可靠性高，ZeBu Server-3提供了比任何商用仿真器都低的总拥有成本。ZeBu Server-3提供了业界最大的设计容量，以基于高密度28纳米（nm）FPGA技术的高度可扩展架构，支持最大为三十亿门的芯片设计。
AMD客户SoC设计全球副总裁Charles Matar表示：“验证先进的多核CPU子系统设计必须运行大量的软件，这相当于发布之前需完成数十亿个测试周期。我们正为我们的下一代CPU子系统验证而部署ZeBu Server-3，这是因为ZeBu业界领先的仿真性能可有助于大大地缩短我们的验证时间。此外，其低总拥有成本可以使我们便利地扩大安装规模。”
飞思卡尔半导体数字网络业务部软件与解决方案技术部副总裁Raja Tabet表示：“我们采用革命性Layerscape™ 架构的网络QorIQ® SoC设计，采用了一种标准的、具有开放编程模型和软件感知架构的框架，它使客户能够充分地利用潜在的硬件。要构建并验证这一软件框架，我们的团队就需要一个有兆级性能的仿真平台。利用Synopsys ZeBu Server-3仿真系统实现了这一等级的设计时钟性能。ZeBu的事务级模型（transactor）组合，加上用于我们长测试场景调试的内置Verdi3 ，使我们能去满足加速软件开发和验证周期的要求。”
带有完整信号可视性的全面调试功能
ZeBu Server-3提供类软件仿真（simulation-like）调试功能，包括完整信号可视性和高确定性重新运行，以及数十亿时钟周期系统级测试序列的调试。利用ZeBu中集成的Synopsys Verdi3 这一流行的调试系统，用户现在可以在进行仿真时快速地分析波形、执行事务级调试和访问与他们所熟悉的软件仿真相似的强大调试环境。ZeBu的互动组合信号运算（iCSA）技术支持用户在几分钟内使用Verdi3 提供的完整可视性开始进行调试，而不再等传统仿真波形发生器通常所需的几个小时。ZeBu强大的运行后调试（Post Run Debug）模式消除了对相对较短的逻辑分析仪跟踪窗口的限制，使用户能够重新运行并高确定性地分析任何场景——甚至是嵌入在数十亿个循环测试中的场景——无需对设计进行重新编译。
支持先进验证使用模式
ZeBu Server-3支持多种使用模式，包括电源管理验证、仿真加速、嵌入式测试平台、电路在线仿真（ICE）、事务级验证（TBV）和利用虚拟原型的混合仿真，以最大限度地提高具有不同要求的整个芯片开发团队的灵活性。为了验证低功耗芯片，ZeBu支持IEEE 1801 Unified Power Format统一功率格式（UPF）对先进低功耗设计结构的精确建模描述，并在Verdi3 中观察功率相关波形。它还会生成开关活动输出，支持使用诸如Synopsys的PrimeTime® PX解决方案这样的工具来实现动态功耗分析。
通过集成SystemC TLM 2.0，ZeBu Server-3支持一种连接到虚拟原型的混合仿真（如与Synopsys的Platform Architect™ 和Virtualizer™ 工具的混合仿真），可使系统架构设计师和软件开发人员使用ZeBu来加速架构优化和流片前（pre-silicon）软件开发。凭借混合仿真，工程师可以提前几个星期或几个月开始软件开发，可利用在虚拟原型上运行的高级别处理器模型以及ZeBu中一起运行的RTL代码，所有运算都在一个高性能环境中。
在许多采用事务级验证（TBV）的团队中，其仿真器都与一台主机上的虚拟测试环境进行交互。利用高带宽、低延迟事务级模型以及主机与仿真器之间的高速连接，ZeBu Server-3可以在全速下运行SoC的同时，与主机上的验证环境进行交互。ZeBu提供了一整套全面的事务级模型库、协议分析器、虚拟器件、虚拟速度适配器和预编译的存储器模型，可用来快速搭建一个事务级的验证环境。对于自定义的总线或接口，ZeBu ZEMI-3行为级SystemVerilog编译器可以很方便地创建时钟周期精确的事务级模型，并与高级C++或SystemVerilog测试平台交换信息。
面向更低总拥有成本的先进架构
一部仿真器的性能、容量、可靠性和功率效率与它所采用的芯片的容量密切相关，它代表了被测设计（design-under-test）的能力。由于设计被更少的分割，更大的仿真器芯片通常可以以更高速度运行被测设计，且每一个门所需的功耗也越低。每一代系新的ZeBu Server都通过采用最先进的芯片，充分利用了FPGA容量的持续快速增加。新的ZeBu Server-3通过利用目前可用的最大器件之一——采用28 nm堆叠硅片互联（SSI）技术的Xilinx Virtex-7 XC7V2000T延续了这一做法。
过去，运行一台仿真器意味着远超最初系统购买支出的大量开支。ZeBu Server-3的紧凑而高效的硬件平台是专门针对在标准数据中心环境中运行而设计，其电源、散热和重量要求与其他数据中心设备完全一致。例如，一个3亿门的ZeBu Server-3配置只需要20英寸立方的空间，消耗的峰值功率只有2.5 kW，重量不到155磅——比具有类似容量的其他仿真器的需求低很多倍。这意味着ZeBu Server-3通常可以安装在现有设施内，并可使用现有的电力和冷却基础设施，而不需要昂贵的建设或空间改造。
Synopsys高级副总裁兼验证产品部总经理Manoj Gandhi表示：“验证一款先进的SoC需要一系列的技术，以及对更高性能和更紧密集成日益增长的需要。作为帮助SoC设计团队加速上市时间这一整体战略的一部分，我们在仿真领域做出了重大投资，实现了对未来代系验证技术的集成，这些技术包括Synopsys的Verdi®、VCS® 和验证IP（VIP）解决方案，以及Platform Architect、Virtualizer和HAPS® 解决方案等系统级工具。”