ST宣布，其28纳米FD-SOI技术平台在测试中取得又一项重大阶段性成功。继去年12月公司宣布系统级芯片（SoC）集成电路成功投产后，意法半导体又宣布其法国Crolles工厂生产的应用处理器引擎芯片工作频率达到3GHz，在指定的工作频率下新产品能效高于其它现有技术。
此前，多家企业相继推出了FD-SOI处理器。根据摩尔定律，芯片上的晶体管数量约每两年增加一倍，过去50年来半导体工业始终遵循摩尔定律，连续缩减晶体管的尺寸。晶体管本质上是微型通断开关。随着晶体管尺寸缩减导致芯片密度提高，消费电子产品增加了很多令人兴奋的功能，且产品价格降至消费者预期水平。同时，这些新功能的运行时钟速度非常快，用户通过键盘、触摸屏、语音发布命令，手机可即刻做出响应。
现在，当这些晶体管缩减至纳米级别时，在大小相当于头发直径的面积上，可容纳约450个晶体管[1]，物理学向采用平面CMOS技术制造的体效应晶片的传统高速和低功耗优势发出挑战。在电路小型化的发展过程中，FD-SOI技术是一个重大的技术突破，应用处理器引擎运行速度达到3GHz，预示FD-SOI技术将被应用于便携设备、数码相机、游戏机及各种应用ASIC。在下一代制程中，只有FD-SOI被证明能够满足移动工业的最高性能和最低功耗要求，这两项要求对于提供令人震撼的图形和多媒体功能且不影响电池寿命至关重要。
意法半导体执行副总裁、数字产品部总经理兼首席技术制造官Jean-Marc Chery表示：“如我们当初预想，测试证明FD-SOI是一项简易、快速、高能效的技术，我们完全预期到这项技术的工作速度能够达到3GHz，而且设计方法与体效应CMOS相同。受益于全耗尽型沟道和反偏压，低功耗要求也符合我们的预期。”
意法半导体发现从28纳米体效应CMOS向28纳米FD-SOI移植代码库和物理IP十分简易，因为不存在 MOS历史效应，使用传统CAD工具和方法设计FD-SOI数字系统级芯片的过程与体效应完全相同，从而进一步提高了研发设计的简易性。FD-SOI能够制造高能效的器件，必要时，动态体偏压让器件能够立即进入高性能模式，而在其余时间保持在低泄漏电流模式，这对于应用软件、操作系统和高速缓存系统均是完全透明的。与体效应CMOS相比，FD-SOI性能更高，工作电压更低，能效更高。
[1] FD-SOI晶体管的绘制沟道长度是28纳米，晶体管间距 为113纳米，在50,000纳米直径的头发上，几乎可容纳450个晶体管。