Magma发布Talus 1.1版本提供 “Fastest Path to Silicon”

2009-06-02 14:19:00

Magma设计自动化有限公司正式发布了全新RTL-to-GDSII芯片实现系统Talus 1.1版本，可在最大型最复杂半导体设计上提供最快时序收敛。Talus 1.1版本引入了全新的Talus COre技术，该技术通过利用微捷码的统一数据模型可在布线期间同时执行时序优化；此项技术的使用使得Talus 1.1可提供具有更好性能和可预测性的更快整体设计收敛，从而不仅可大大增强设计师在更多设计中获得最佳结果的能力，同时还可最大程度减少对用户干预的需要。不同于现有布线系统是在布局布线前后依次执行优化且只关注可制造性设计（DFM）、设计规则检查（DRC）等以布局为导向的布线因素，Talus可在布线过程中同时关注时序和布局的所有指标。

除了在大型设计上提供最快运行周期的能力以外，Talus 1.1版本在流程中还引入了即开即用的Talus Flow Manager，即开即用参考流程包括了RTL-to-GDSII、多电压域（multi-Vdd）、低功耗设计和高性能设计，工程师能够轻松地针对特定应用调整参考流程。同时，Talus Flow Manager还引入了一种全新的可视化分析环境——Talus Visual Volcano，能够通过统一界面集成并呈现所有设计和分析数据。

Talus 1.1版本的创建旨在先进工艺节点上提供基于即开即用的设计流程的最佳结果质量，它已被用于40纳米量产芯片的投片设计，目前正准备进军32纳米和28纳米设计。此类技术常在片上系统（SoC）设计中找到，可在单个芯片上集成所有计算功能

Talus COre技术
并发优化布线引擎（Concurrent Optimizing Routing Engine，COre）技术是Talus 1.1版产品改善功能的核心。在先进的工艺图形下，复杂的电阻效应、提高的通孔电阻与串扰会造成布局与布线间巨大的时序差异。依次处理优化和布线工作所带来的可能是具有不可预测结果的次优解决方案。传统解决方案必须花时间在布线后进行设计优化以获得必要的精度，但这是以很长的运行时间为代价。Talus COre 主要致力于在布线期间增量应用全范围的时序优化；从拓扑结构产生到层分配、轨道分配以及DRC清理等布线算法的方方面面均具有时序和串扰意识，这就使得设计的融合速度更快，同时也杜绝了布线后时序意外事件的发生；通过与Talus基于SDF的优化功能结合使用，它无需手工工程变更单（ECO）即可实现时序收敛。

Talus COre 技术的引入使得Talus 1.1版产品可在先进工艺节点设计问题上提供即开即用的流程和最佳结果质量。通过它完成的生产设计提供了较竞争解决方案以及之前Talus版本5倍的运行时间改善。在具有200万至400万门、400 MHz到800 MHz频率的40纳米设计上进行的客户beta测试中，Talus 1.1较竞争解决方案少了10%的通孔，产生了75%的时序改善。

Talus Flow Manager和Visual Volcano
Talus 1.1版产品还引入了全新Talus Flow Manager，提供了一个可调的，交付最佳结果的即开即用Talus RTL-to-GDSII设计流程。设计师能够轻松定制参考流程，设计出完全符合自身需要的流程，同时还可针对各种各样项目或应用开发特定流程。附加的参考流程包括多电压设计（MVdd）、多模多角（MMMC）设计以及低功耗高性能设计实现模板。通过使用这些预审合格流程，设计的易用性和采用成本得到了显著改善。

Talus Flow Manager包括了全新的Talus Visual Volcano，一项旨在帮助设计师更快作出更好决策的新技术。Talus Visual Volcano分析环境提供了一种一体化信息显示方式，使得工程师能够快速追踪许多设计参数，包括运行时间、时序、功耗和面积；通过简化对报告场景与活动场景的控制并同时显示所有场景的结果，从而使得MMMC设计管理更为轻松。此外，通过将这种数据整合进图表中，Talus Visual Volcano可去除对枯燥乏味的日志文件和文本报告分析的需要，最终节省时间并改善效率。

Talus 1.1版本将在2009年6月开始正式出货。