TI宣布推出一款可显著降低成本和功耗,并节省板级空间的全新高性能多核 DSP,使设计人员不必在电路板上集成多个数字信号处理器 (DSP)就能完成诸如同时执行多通道处理任务或同时执行多个软件应用等高强度、高性能任务。TMS320C6474 在单一裸片上集成了 TI 业界领先的三个 1 GHz 的 TMS320C64x+内核,可实现 3 GHz 的原始 DSP 性能,而功耗和DSP成本则分别比离散处理解决方案降低了 1/3和 2/3。C6474为当前采用 DSP的客户显著提升了系统集成度,可充分满足通信基础设施、医疗影像以及工业视觉检验终端设备与相关市场的需求。 C6474 在同一裸片上集成了三个 1 GHz 的 C64x+内核,可实现 3 GHz 的 DSP 性能,即处理能力为 24,000 MMACS(16 位)或 48,000 MMACS(8 位)。该产品具有极高性能,可以让现在使用多芯片系统解决方案的设计团队通过采用 C6474 获得成本、功耗以及空间占用方面的优势,因为该产品与诸如 TMS320C6452 与 TMS320C6455 等 TI 基于 C64x+ 内核的单核 DSP的代码完全兼容,而且与 TMS320C641x等基于前代 TMS320C64x内核的产品也完全兼容。 C6474 能实现这么高的系统集成度,在一定程度上归功于采用了65 纳米工艺,从而使 C6474 可采用 23 mm x 23 mm的球栅阵列 (BGA) 封装,而且产品尺寸与 TI 目前采用 90 纳米工艺的单内核 DSP 解决方案相当。 C6474 实现高性能与低功耗优势 此外,C6474 还采用了 TI 的 SmartReflex技术,通过 TI 的深亚微米工艺技术显著降低了芯片级漏电。该技术支持各种智能自适应软硬件特性,可根据器件的工作状态、工作模式、工艺和温度变化等因素动态地控制电压、频率及功率。 高性能处理器需要高性能外设,因此C6474 集成了 Viterbi 与 Turbo 加速器,从而可大幅提高这些常用算法的处理效率。此外,该处理器还包含有几个串行器/解串器 (SERDES) 接口,如 SGMII 以太网 MAC (EMAC)、天线接口 (AIF) 以及 Serial RapidIO (SRIO)。每个内核都配有 32 kB 的 L1 程序存储器与 L1 数据存储器,可支持两种配置的 3 MB 总体 L2 存储器(每个内核 1 MB,或者 1.5 MB / 1 MB / 0.5 MB 的配置)以及TI 速度最快、运行速率达 667 MHz的 DDR2 存储器接口,从而可对外设与处理器内核进行有益的补充。 适用于电源管理的完整信号链 软件与工具简化了开发工作 此外,VirtualLogix还推出了面向C6474的VLX?。VLX Real-Time Virtualization软件使 TI 的 DSP 平台在运行 TI DSP/BIOS内核执行传统 DSP 任务的同时,还可执行 VirtualLogix Linux,从而无需添加专用处理器便可快速采用并集成通用网络、高级网络或控制功能。
详情见:www.ti.com/c6474pr。 |