NS公司推出的一款全新串行/解串器芯片组创下多个业界新标准,其中包括35ps的业界最低峰峰值输出抖动、0.9UI的最低输入抖动容限、以及10^(-15) 的误码率(BER)。该款串行/解串器芯片组数据串行速度可高达3.125Gbps,适用于工业及医疗用成像系统、通信系统基建设备、商用显示器,测试和测量等系统。 该款高度集成的芯片组由DS32ELX0421串行器及DS32ELX0124解串器组成。内置的先进信号时钟调整电路可将CAT-6(即23AWG屏蔽电缆) 的数据传输范围延长至20米以上。这款串行/解串器也可支持多种不同的导线,其中包括CAT-5、光纤电缆、50-ohm或75-ohm同轴电缆及FR-4底板。 该款结构独特的串行/解串器芯片组摒弃了传统式的宽阔单端并行总线,改用5位LVDS接口。采用这种创新的接口不但可以减少输入/输出引脚数目,而且还可减少串行器、解串器及FPGA芯片之间的走线,有助于简化电路板的线路布局。此外,由于这款串行/解串器采用LVDS接口,不但可以减少电磁干扰,而且还可以令高速高性能的系统采用低成本的FPGA 。 这款串行/解串器芯片组设有冗余输入/输出和重定时主动环路穿越(loop-through) 功能,因此可以支持故障转移、链路聚合及菊链等先进的系统配置。芯片组的功耗不超过1W,且组内的两个芯片都具有信号探测型自动待机模式和节电的可配置的睡眠模式。 NS也同时提供多种已注册专利的参考设计及设计指南,让工程师可以轻易的将FPGA连接DS32ELX0421及DS32ELX0124。NS全套已注册专利的FPGA设计套件还内含执行位错误率测试(BERT)的测试引擎,可以支持测试图形发生/确认功能以及链路聚合和故障转移等系统功能。 |