| Cadence设计系统公司与Mentor Graphics宣布他们将会让一种基于IEEE Std. 1800-2005 SystemVerilog标准的验证方法学标准化。开放式验证方法学（Open Verification Methodology, OVM）将会面向设计师和验证工程师带来一种不受工具约束的解决方案，促进数据的可移植性和可互用性。它实现了SystemVerilog的承诺，拥有基于验证IP（VIP）、事务处理级和RTL模型的可靠的互用性机制，并全面融合通常使用于产品流程的其它语言。该OVM将会包含一种强大的类库，并以源代码的格式提供。 Cadence与Mentor已经投入技术和资源开发该方法学和基础库。该方法学将会按照标准源代码开放的许可证方式提供，即Apache License, Version 2.0. OVM以及支持的类库包含了基本的应用功能，这对建造高级面向对象的、覆盖驱动型验证环境，以及SystemVerilog中的可复用VIP是非常必要的。OVM将验证实践嵌入其方法学和库中，降低了使用SystemVerilog的复杂性。OVM将会大幅缩短创建验证环境所需的时间，容易地集成验证IP，并保证代码的可移植性和复用。
对基于事务处理的建模和系统级验证的内在支持 供应情况 详情请访问：www.cadence.com.cn 及 http://www.mentor.com/ |