Altera公司推出了Quartus II 6.1软件,帮助设计人员实现优异的性能和效能。该版本对PowerPlay功耗优化工具进行了改进,与Altera Stratix III FPGA的可编程功耗技术相结合,总功耗比Stratix II FPGA降低了50%。Quartus II软件6.1在Stratix III FPGA上性能平均快出一个速率等级,编译时间平均缩短55%。 在65nm上,优化功耗、性能和效能十分关键,它们在使设计软件实现令人满意的设计上的作用越来越重要。Quartus II 6.1软件和Stratix III FPGA在设计和开发上进行了细致的协调,因此,客户完全可以充满信心地开始下一代系统设计。 这一版本的PowerPlay功耗优化工具同Stratix III芯片的可编程功耗技术紧密结合,这种独特的创新帮助设计人员获得非常好的性能,从根本上降低了功耗--都是自动同时完成。对于Stratix III FPGA设计,PowerPlay工具在编译时自动分析客户的设计,确定性能最关键的通路。然后,将相应的模块设置为高性能模式,而其它逻辑则设置为低功耗模式。 由于Altera的核心布局布线技术取得了实质性进步,Quartus II软件6.1和Stratix III FPGA组合在设计性能和编译速度上具有明显的效能优势。Quartus II软件6.1和Stratix III FPGA性能平均快出一个速率等级;使用最大努力对比方法时,最多快出三个速率等级;使用时序约束对比方法时,编译时间平均缩短55%,最大达到80%。而且,在所有这些基准测试中,Quartus II软件所需要的计算机内存要少50%。 TimeQuest时序分析器首次在Quartus II 6.0 软件中引入,为Synopsys设计约束(SDC)时序格式提供全面自然的支持,该格式是高级和高密度设计成熟的业界标准。设计人员使用TimeQuest工具可以建立、管理和分析SDC时序约束,迅速达到时序逼进。这一ASIC功能时序分析器在6.1中进行了改进,为Stratix III FPGA提供更精确的模型,实现更高的性能。新的SDC编辑器缩短了编译时间,简化了约束建立,数据表发生器和SDC格式扩展支持进一步简化了电路板级设计。 Quartus II6.1软件的特性和增强功能 价格和供货信息 详情请访问:www.altera.com |
Altera推出Quartus II 6.1软件面向65nm FPGA |