瑞萨的无电容双晶体管RAM提高SoC性能
9月26日讯,瑞萨科技公司（Renesas Technology Corp.）宣布该公司已开发出可以实现高速运行和具有低功耗能力的高密度无电容器双晶体管RAM（TTRAM）。来自瑞萨的研究人员于9月20日在美国加利福尼亚圣何塞举行的2005年IEEE定制集成电路会议（CICC）上提交的论文中透露了TTRAM的细节.这种采用65nm和新一代工艺的先进存储器在2Mb测试芯片中实现了快速运行（250MHz）和低动态功率（148mW）. 该存储器设计将可以采用65nm（纳米）和随后的硅绝缘体（SOI）CMOS半导体工艺，将快速、高密度存储功能嵌入到具有功率效率的片上系统（SoC）器件中。在一个采用130nm SOI-CMOS工艺制造的2Mb文本芯片中，TTRAM实现了连续数据输出模式下的250MHz运行和133MHz的随机存取运行，其动态功耗仅为148mW，比采用瑞萨传统的130nm CMOS工艺的嵌入式DRAM的功耗还低近43％。DRAM单元需要一个特殊成形的电容器，TTRAM存储器元件则不需要使用电容器，所以它可与使晶体管更小和更快的缩小工艺技术兼容。因此，TTRAM在当前和未来的制造技术方面都有一个清晰的技术发展路径。而且，在2Mbit测试芯片上，TTRAM单元的尺寸是0.33μm2，比瑞萨采用130nm CMOS工艺制造的0.35μm2单元尺寸的嵌入了DRAM的测试芯片还要小5％。 在新型TTRAM存储器单元中，有两只晶体管串联在一个SOI基板上。一个是存取晶体管，而另一个用作存储晶体管并充当传统DRAM单元中的电容器。数据读和写是根据存取晶体管的传导状态和存储晶体管的浮动体电位状态执行的。事实上，TTRAM存储器单元的操作不需要升压电压或负电压，而DRAM单元就需要这样，这使新型单元设计可适合于未来更精细的工艺和低工作电压。 利用瑞萨TTRAM，来自存储器单元的一个读信号是作为晶体管导通电流的一个差额出现的。电流镜型感应放大器利用一个可对0和1数据水平进行可靠确认的基准存储器单元，对这个差额进行高速检测。这种读方法可通过避免位线的充电和放电显着地减少功耗，以及读DRAM存储器单元所需的操作。 下图为芯片的照片.详情请上网:www.renesas.com或http://www.hk.renesas.com |
9月26日讯,瑞萨科技公司（Renesas Technology Corp.）宣布该公司已开发出可以实现高速运行和具有低功耗能力的高密度无电容器双晶体管RAM（TTRAM）。来自瑞萨的研究人员于9月20日在美国加利福尼亚圣何塞举行的2005年IEEE定制集成电路会议（CICC）上提交的论文中透露了TTRAM的细节.这种采用65nm和新一代工艺的先进存储器在2Mb测试芯片中实现了快速运行（250MHz）和低动态功率（148mW）. 该存储器设计将可以采用65nm（纳米）和随后的硅绝缘体（SOI）CMOS半导体工艺，将快速、高密度存储功能嵌入到具有功率效率的片上系统（SoC）器件中。在一个采用130nm SOI-CMOS工艺制造的2Mb文本芯片中，TTRAM实现了连续数据输出模式下的250MHz运行和133MHz的随机存取运行，其动态功耗仅为148mW，比采用瑞萨传统的130nm CMOS工艺的嵌入式DRAM的功耗还低近43％。DRAM单元需要一个特殊成形的电容器，TTRAM存储器元件则不需要使用电容器，所以它可与使晶体管更小和更快的缩小工艺技术兼容。因此，TTRAM在当前和未来的制造技术方面都有一个清晰的技术发展路径。而且，在2Mbit测试芯片上，TTRAM单元的尺寸是0.33μm2，比瑞萨采用130nm CMOS工艺制造的0.35μm2单元尺寸的嵌入了DRAM的测试芯片还要小5％。 在新型TTRAM存储器单元中，有两只晶体管串联在一个SOI基板上。一个是存取晶体管，而另一个用作存储晶体管并充当传统DRAM单元中的电容器。数据读和写是根据存取晶体管的传导状态和存储晶体管的浮动体电位状态执行的。事实上，TTRAM存储器单元的操作不需要升压电压或负电压，而DRAM单元就需要这样，这使新型单元设计可适合于未来更精细的工艺和低工作电压。 利用瑞萨TTRAM，来自存储器单元的一个读信号是作为晶体管导通电流的一个差额出现的。电流镜型感应放大器利用一个可对0和1数据水平进行可靠确认的基准存储器单元，对这个差额进行高速检测。这种读方法可通过避免位线的充电和放电显着地减少功耗，以及读DRAM存储器单元所需的操作。 下图为芯片的照片.详情请上网:www.renesas.com或http://www.hk.renesas.com |
