MachXO-256/640:交叉可编程逻辑器件
7月18日讯,Lattice半导体公司推出连种新型交叉可编程逻辑器件MachXO256 和 MachXO640,支持传统上由高密度CPLD和低容量FPGA所提供的应用,但是具有更完整和成本效率的架构以及技术.采用130nm非易失性嵌入闪存工艺技术和工业标准4输入查找表(LUT)方案实现逻辑,这些新器件为系统设计者降低每逻辑功能的成本多达50%,而特性却大大地增加. MachXO系列不仅能提供传统的CPLD应用,而且还增加了分布式存储器,低功耗睡眠模式和能通过Lattice独特的TransFR?技术很明显低升级逻辑配置.此外,支持嵌入的区块RAM(EBR)和PLL时钟电路,以及PCI和LVDS I/O,也增加到该系列中去,提供了仅在传统FPGA架构才有的功能.MachXO逻辑器件是采用低成本130nm嵌入闪存工艺技术制造,能在单片上即时工作,这是许多CPLD应用的基本特性.引脚到引脚的时延3.5ns,使器件能满足系统设计的高速要求.采用1.2V逻辑核的技术由MachXO器件的"E"型号来标明,有最低的功耗.片内电压调整器是得"C"型号器件支持1.8V,2.5V或3.3V外接电源,从而支持以前系统的电源要求. MachXO器件有四种密度:256,640,1200和2280 LUT器件,而用户I/O数从78到271个.封装选择包括有TQFP,8x8mm占位面积的芯片规模BGA(csBGA)封装和精细间隔BGA(fpBGA). MachXO1200和MachXO2280分别支持1或2个PLL以及1或3个9位嵌入区块的RAM区块,每个器件有9.2kb或27.6Kb 区块存储器.闪存支持允许每个EBR区块不仅能配置成有单端口和双端口RAM功能,而且是非易失用户RAM.专用的"硬"FIFO支持FIFO实现的逻辑效率,以及指针和标识功能不需要另外增加LUT. 每个器件的核是查找表阵列,用来实现逻辑和小型分布式存储器.这种阵列由灵活的I/O所环绕,能实现各种受欢迎的I/O标准如LVCMOS,以及更大器件的PCI和LVDS. 睡眠模式能在待机状态降低多达100倍的功耗,支持需要低功耗的应用.器件还支持Lattice独特的透明现场重新配置(TransFR)技术,使闪存配置存储能透明地进行编程,而器件能连续地从它的SRAM配置存储中正常工作.新的配置能方便地以毫秒时间从闪存下载到SRAM区块.TransFR技术允许器件升级而不会明显影响到系统的工作,使得现场逻辑升级很灵活而维持"5个9"(99.999%)或更好的系统可用性. MachXO器件很适合用在各种功能如总线桥接,接口,控制逻辑,时钟管理,加电和重置控制,无缝逻辑,存储器控制以及ASIC和FPGA配置.这些应用包括在各种终端市场如汽车电子,消费类电子产品,通信,计算,工业,医疗,军用和网络. 现在可提供640和256器件,1200和2280器件将在2005年提供样品.250K量时,256个LUT的MachXO256的单价为$1.50,640个LUT的MachXO640的单价为$2.50. 下图为产品外形图.详情请上网:www latticesemi.com |
7月18日讯,Lattice半导体公司推出连种新型交叉可编程逻辑器件MachXO256 和 MachXO640,支持传统上由高密度CPLD和低容量FPGA所提供的应用,但是具有更完整和成本效率的架构以及技术.采用130nm非易失性嵌入闪存工艺技术和工业标准4输入查找表(LUT)方案实现逻辑,这些新器件为系统设计者降低每逻辑功能的成本多达50%,而特性却大大地增加. MachXO系列不仅能提供传统的CPLD应用,而且还增加了分布式存储器,低功耗睡眠模式和能通过Lattice独特的TransFR?技术很明显低升级逻辑配置.此外,支持嵌入的区块RAM(EBR)和PLL时钟电路,以及PCI和LVDS I/O,也增加到该系列中去,提供了仅在传统FPGA架构才有的功能.MachXO逻辑器件是采用低成本130nm嵌入闪存工艺技术制造,能在单片上即时工作,这是许多CPLD应用的基本特性.引脚到引脚的时延3.5ns,使器件能满足系统设计的高速要求.采用1.2V逻辑核的技术由MachXO器件的"E"型号来标明,有最低的功耗.片内电压调整器是得"C"型号器件支持1.8V,2.5V或3.3V外接电源,从而支持以前系统的电源要求. MachXO器件有四种密度:256,640,1200和2280 LUT器件,而用户I/O数从78到271个.封装选择包括有TQFP,8x8mm占位面积的芯片规模BGA(csBGA)封装和精细间隔BGA(fpBGA). MachXO1200和MachXO2280分别支持1或2个PLL以及1或3个9位嵌入区块的RAM区块,每个器件有9.2kb或27.6Kb 区块存储器.闪存支持允许每个EBR区块不仅能配置成有单端口和双端口RAM功能,而且是非易失用户RAM.专用的"硬"FIFO支持FIFO实现的逻辑效率,以及指针和标识功能不需要另外增加LUT. 每个器件的核是查找表阵列,用来实现逻辑和小型分布式存储器.这种阵列由灵活的I/O所环绕,能实现各种受欢迎的I/O标准如LVCMOS,以及更大器件的PCI和LVDS. 睡眠模式能在待机状态降低多达100倍的功耗,支持需要低功耗的应用.器件还支持Lattice独特的透明现场重新配置(TransFR)技术,使闪存配置存储能透明地进行编程,而器件能连续地从它的SRAM配置存储中正常工作.新的配置能方便地以毫秒时间从闪存下载到SRAM区块.TransFR技术允许器件升级而不会明显影响到系统的工作,使得现场逻辑升级很灵活而维持"5个9"(99.999%)或更好的系统可用性. MachXO器件很适合用在各种功能如总线桥接,接口,控制逻辑,时钟管理,加电和重置控制,无缝逻辑,存储器控制以及ASIC和FPGA配置.这些应用包括在各种终端市场如汽车电子,消费类电子产品,通信,计算,工业,医疗,军用和网络. 现在可提供640和256器件,1200和2280器件将在2005年提供样品.250K量时,256个LUT的MachXO256的单价为$1.50,640个LUT的MachXO640的单价为$2.50. 下图为产品外形图.详情请上网:www latticesemi.com |
