Infineon推出70nm DRAM Trench技术
| 12月14日讯,Infineon公司在2004年12月13-15日的IEEE国际电子器件会议(IEDM)上宣布开发出用于将来DRAM的300mm硅片70nm沟槽(Trend)技术.目前全世界大约25%的DRAM采用这种沟槽技术来生产.Infineon开发的这种技术首先采用高K介质(Al2O3)材料,表明了70nm DRAM技术的突破和沟槽技术的可升级性. Infineon期望这种70nm工艺技术将会增加300mm硅片的DRAM生产力和生产量.更小的工艺结构降低芯片尺寸大约30%,因而增加了每块硅片产量.根据最新的Gartner Dataquest的预测,从2003年到2008年,世界范围的DRAM的年平均增长速度为51%,目标在从计算到存储以及消费类电子产品的各种应用. 70nm沟槽技术首先在沟槽电容中采用高K介质(Al2O3)材料,大大地增加了电容量,可以制造尺寸更小的电容.此外,还大量采用在70nm DRAM沟槽技术中的大量创新技术,包括新型对称" 方格图案"(CKB)单元布局,用于光刻和高示像比的腐蚀工艺.采用半球状硅颗粒(HSG)和瓶子形状的沟槽,由于增加了沟槽电容的表面积,能进一步增加电容. 当要降低存储器单元的几何尺寸时,DRAM技术面临巨大的挑战,因为衬底的掺杂量必须要提高以避免短沟道效应.另一方面,数据保存期由于连接到DRAM存储电容的结的电场而大受影响.提出了各种解决方案,包括深沟槽技术的垂直存取晶体管或堆栈电容技术的凹槽器件.这些解决方案的基本点通过把晶体管扩展到硅表面来增加晶体管的沟道长度,从而降低了掺杂浓度,但代价是增加了器件的驱动电流. Infineon新DRAM单元是基于沟道的高度不对称不同种类的掺杂分布.采用这种概念,能进一步缩小平面DRAM单元器件的尺寸,而器件的驱动电流依然保持它的优点.另一个维持DRAM数据保存期的关键问题是要补偿由于特征尺寸的降低所引起的存储电容的降低.在深度沟槽技术,可以获得大于70:1的沟槽深度/宽度比,从而保证增更小的工艺结构中能实现足够电容. 下图是该DRAM单元的图像.详情请上网:www.infineon.com |
 |
