| 11月20日讯，Agilent公司推出嵌入式串并/并串转换器(SerDes)有知识产权(IP)的半导体核。这种新的IP核的功耗低，有最初低的抖动性能，使Agilent公司能在单片ASIC中集成150个SerDes通道，每个通道速率达3.125Gbps。 突破性的IP核使在单片上集成更多的SerDes通道成为可能。多通道的集成使网络设备制造商(NEM)能增加可靠性和降低SerDes系统设计的尺寸，复杂性和成本，以满足下一代宽带宽网络和存储系统的要求。 Agilent的ASIC继承了有极高SerDes通道数的晶体管ASIC设计的传统。以前，Agilent在单片CMOS芯片上集成了多于50个2.5Gbps发送和接收通道，以后又生产了有36个多速率SerDes通道的ASIC，工作在高达3.125Gbps。 Agilent的新型嵌入式SerDes核有业界最低的抖动性能。抖动性能衡量网络元件工作的好坏-抖动越低越好。网络中引起的任何相位变化或抖动都能降低传输的质量，码误差和数据丢失。新SerDes核小于2ps均方值(RMS)，能提供支持误码率(BER)优于10-17的随机抖动性能，应用在网络设备的背板。BER表示一位码插入在错误的地方，BER越低，数据传输越可靠。 Agilent的新型0.13微米SerDes核有两个，三个和八个一组，能组合成很高的通道数目。低功耗核的典型功耗为75mW，并和XAUI，光通道和InfiniBand兼容。它还可以选择基本内容时钟，支持背板和片片之间应用。最大可用的运行长度(定义为一连串的1或0)超过100位，超出SONET/SDH的要求。详情请上网： www.agilent.com/semiconductors |
2002.12.11 |