应用材料新技术可减少小尺寸下的接触点电阻问题

在Semico West上，应用材料宣布了一种新的选择性间隙填充技术，以解决小尺寸互连中不断增长的电阻问题。

随着EUV进入量产阶段，晶体管持续缩微有了关键保证。但问题是，随着晶体管的缩小和性能的提高，触点收缩，过孔和互连线的电阻增大，这正成为阻碍晶体管缩小的瓶颈。

一个关键问题是，在现有的沉积技术中，接触面需要高电阻率材料的衬层/阻挡层，并且衬层/阻挡层的厚度没有缩小。结果就是小触点的实际导体体积被压缩，例如，对于7nm工艺的20nm触点，只有大约25%是钨导体（W）。目前的共形沉积技术在触点中间会留下一个间隙。

应用材料开发的是一个多工艺平台，提供自下而上的、选择性的、无接缝的缝隙填充。这套技术可以从下到上选择性地填充触点或通孔，因此它只填充在金属和介电层中存在间隙，不需要屏障/衬垫。其结果是触点或通孔可实现100%的导体金属，提供较低的电阻。

全新的Volta Selective W CVD 系统运行在久经考验的Endura平台上，在一个工具上结合了金属表面处理、电介质表面处理和选择性钨沉积。

对于35nm的接触点，电阻降低了40%。更小的触点可以实现更大的电阻降低。

这一过程只在通孔上进行，因为它只沉积在金属上。

应用材料正在推广新系统，并已向全球领先的代工厂运送了超过20台该系统。