中电网移动|移动中电网
 
中电网移动|移动中电网|高清图滚动区

一种用于测量极低电阻的简单比率技术

极低值电阻器(即,毫欧 (mΩ) 及以下)的Z常见应用可能是电流控制电路,它们的低值可降低功率损耗。对于这些应用,大约 10%-20% 的容差就足够了。但即使在这些容差下,JQ测量非常低的电阻值也相当困难,尤其是在涉及大电流时。

图 1中所示的电路通过向未知电阻器和已知值的参考电阻器施加低占空比脉冲,为该问题提供了解决方案。比率技术用于比较两个组件的响应并确定被测电阻的值。

https://file3.dzsc.com/web/21/10/11/171524341.jpg

图 1所示电路通过向未知电阻器和已知值的参考电阻器施加低占空比脉冲,可以JQ测量极低的电阻值。

计算JQ电阻值所需的测量值可以使用普通示波器或脉冲峰值电压表从输出 V1 和 V2 获得,它可以提供更高的JD。

用您独特的设计让工程界惊叹:设计理念提交指南

该电路使用古老的 555 定时器,在非稳态模式下运行以产生用于对低电感电容器 C2 充电和放电的脉冲。在放电周期中,电流通过精密标准电阻 (R6) 和被测电阻 (Rx)。电阻值可由相应电压的比值计算得出:

V1 / V2 = (Rx   R6) / R6 = Rx / R6   1,

其中 V1 和 V2 是峰值。

因此,未知值:

Rx = (V1 / V2 – 1) * R6

示波器/电压表的带宽应该足够大,以捕捉电路产生的短脉冲。由于 555 振荡器的半周期与脉冲持续时间的比率非常大,一些示波器无法确保足够的亮度。

该电路还可用于驱动其他需要大振幅、低持续时间电流脉冲的低电阻负载,例如半导体激光器。

测试电路细节

脉冲同步(U1,引脚 3)有利于示波器的早期同步;同步和输出脉冲之间的延迟可能会使示波器捕捉到脉冲的前沿,因为某些示波器的 Y 通道中可能没有延迟线,从而无法显示非常陡峭的前沿。该延迟由时间常数 R3 * C3 决定。C3 的值可能在 20 – 500pF(甚至更多)的范围内,具体取决于所使用的时基和示波器本身。

MOSFET 驱动器 U2 (TC4422A) 用于确保 Q1 的高栅极充电电流和快速导通时间,这对于JQ测量至关重要。

MOSFET (Q1) 具有非常低的 R DSOn (低于 3Ω),以确保干净的高振幅脉冲。快速二极管 D2 限制 Q1 的过压。注意:这部分电路中出现的高电流需要特别注意元件选择和 PCB 布局。有关详细信息,请参阅下面的组件选择说明和设计说明部分。

该电路的短而强大的电流脉冲还在频域中产生了广谱响应。因此,必须特别注意尽量减少寄生电感和电容负载,否则电路将显示高水平的电抗,并在布局的各个部分产生振荡。您需要了解的有关如何将这些不需要的寄生效应降至Z低的实用细节记录在本文的设计说明部分。

元器件选择注意事项

强烈推荐用于电路的 SMD 元件。一些电容器,即使是基于薄膜的结构,当受到尖锐的高电流脉冲时,它们的介电层也会经历压电运动,类似于暴露于 C2 的那些。有时您甚至可以从此类电容器中听到相当可听的“滴答声”,这意味着由于压电效应而造成的高水平损耗。在这种情况下,“滴答”级别较低的组件可以被视为更好的组件。

来自 TT Electronics 的 0.005 Ω (5 mΩ)、1% 容差 LOB-3 精密电阻用作标准电阻 (R6)。

由于电路采用比例测量技术,大多数元件的容差不是很关键,但应特别注意它们的稳定性和结构风格。例如,电容器 C2 的值并不重要,但它应该足够大以提供足够长的电流脉冲,您的示波器或电压表很容易注意到。

该电容器应使用具有低内阻/电感的构造技术,例如叠层箔膜或陶瓷。您应该避免使用多种类型的电容器,尤其是陶瓷电容器,如果它们的电容取决于施加的电压。如有必要,可以并联多个电容器以产生所需的值。

对于 MOSFET,具有极低 R DSon 的良好示例是来自 TI 的 CSD16321Q5 或来自 IR 的 IRLx8743。但是,此类器件通常具有相对较低的漏源和栅源击穿电压(CSD16321Q5 仅为 8 V)——这是您进行任何修改时都应考虑的潜在弱点。

另一个潜在限制是 MOSFET 的Z大漏极电流。这两个参数都会影响测试电路的测量下限。

为了降低寄生振荡的水平,电阻器 R6 和电容器 C4 应该具有非常低的电感——组件本身以及它们所连接的 PCB 走线。

设计笔记

R6 和 C4 周围的 PCB 走线必须保持较短和布局,以Z大限度地减少寄生电抗,寄生电抗会导致电流脉冲激发的局部谐振。如果电路布局不符合此要求,则很容易超过 MOSFET Q1 的JDZ大额定电压。例如,对于 6nF(栅极电容)的容性负载,驱动器 TC4422A 的输出上升/下降时间可以小于 25 ns;这一事实加上通过电感的大电流 (~100 A) 会产生几乎会损坏任何 MOSFET 的电压。

请参阅原理图以查看以粗体突出显示的走线——这些走线必须足够宽以承载高电流并尽可能短以Z小化寄生电感。这对于将栅极连接到驱动器(U2,引脚 6 到 Q1 的基极)的走线尤其重要,该走线应保持在小于 1 英寸。此迹线 (B) 上的铁氧体磁珠有助于抑制不需要的振荡。

出于同样的原因,电阻 Rx 和 R6 的连接应尽可能接近相同的长度。它们还应尽可能短,以Z大限度地减少电感和电压降。

电路的所有外部连接都应使用基本的高频实践进行设计。例如,必须使用两端具有良好阻抗匹配的 50 Ω 同轴电缆。

猜你喜欢
中电网移动|移动中电网|频道导航区