基于闪烁晶体与硅光电二极管的探测传感器设计
随着公共安全越来越受到公众的重视，X 射线安检机已经成为地铁、汽车站、铁路和海关等人口密集交通场所出入等的必备安检设备。基于 FPGA 的 X 射线辐射图像采集与传输系统，利用 X 射线的穿透性扫描成像快速扫描行李箱、集装箱内物品，对枪支、易爆物和毒品等违禁物品进行快速甄别，保障公共安全与社会安宁 。X 射线安检机由线阵 X 射线图像采集传输系统与上位机组成，本文主要研究线阵 X 射线图像采集与传输系统，其中包括探测板、采集板与数据板。采集系统采用基于闪烁晶体与硅光电二极管技术组合在一起的阵列式硅光电二极管探测传感器。
1、X 射线探测系统电路设计
本文设计的 X 射线采集传输系统的硬件框图如图 1 所示。图像采集与传输系统的硬件包含三个部分，X 射线探测器模块、FPGA 数据采集模块和千兆以太网 RGMII 数据传输模块。
当 X 射线成像闪烁晶体（CsI）受 X 射线辐照后，将 X 射线转换为可见光，闪烁体贴合在阵列硅光电二极管表面，阵列硅光电二极管接收到可见光后转换为电流信号，再由前置集成放大器放大，积分转化为电压信号。放大器的灵敏度是由积分电路的反馈电容器定义。每路运放灵敏度设置可以从控制端口进行单独控制，放大后信号通过 A/D 转化成数字信号输送到采集板 FPGA 片内，FPGA 通过 LVDS 传输格式将数据传输给数据板。
采集板发送到数据板是通过端口直接进入数据板 FPGA 进行信号处理。信号处理单元对每个像素数据的重新排序、数据校正、暗偏移和像素点的灵敏度差异等进行处理。最后数据板通过选定的数据接口（千兆以太网通讯端口） 将图像数据发送到系统 PC 上，与 PC 以千兆以太网接口连接。
1.1 线阵 X 射线探测器模块
线阵 X 射线探测器模块由闪烁晶体（CsI）与硅光电二极管组成。闪烁晶体层受 X 射线辐照后，将 X 射线转换为可见光，闪烁体贴合在阵列硅光电二极管表面，阵列硅光电二极管接收到可见光后转换为电流信号。光电二极管阵列是 64 通道阵列；素间距为 1.575 mm（双能探测器通道板是两个 64 路，共为 128 路），HE（高能量）和 LE（低能量）。
本文采用的闪烁体 X 射线探测器滨松 S11212，由 64 阵列二极管组成，像素间距为 1.6 mm，阵列二极管采用背照式设计，具有更高的灵敏度一致性和更小的象元变化。该探测器的工作温度在 -20℃~60℃，响应光线波长λ范围为 340 nm~1100 nm，暗电流平均值为 5pA，最大值不超过 30 pA。
1.2 FPG A 数据采集模块
线阵 X 射线探测器在检测到 X 射线入射时，探测器输出一定数量的电荷 Q，电荷 Q 的大小与入射 X 射线的强度成正比。若使用电压型放大器放大信号，则输入电压 V 入 =Q/（C1+C2），其中 C 1 为探测器输出信号到地间的电容；C 2 为放大器输入电容与分布电容的总和。半导体极间的分布电容 C 2 受环境温度、外加偏压等因素变化，即在不采取有效措施的情况下，即使探测器输出的电荷 Q 是固定的，输入电压 V 入 也会随 C 2 变化而变化，从而 V 入 与 Q 成非线性关系。因此，普通电压放大器在输出时，输出电压 V 出 不稳定，不能得到 V 出 与 Q 的线性关系。而电荷灵敏放大器，相当于一个开环增益很大的电容负反馈放大器， V 出 不受 C 2 变化的影响且与探测器 Q 值成正比，电荷灵敏放大器如下图 2 所示。
放大器输入端电压 V 入：
上式中，Q 为探测器 X 射线照射后输出的电荷，K 为放大倍数，C 1 为探测器对地的电容，C 2 为放大器输入电容及分布电容，C F 为反馈电容。
在满足上述条件时，V 出 与 Q 成正比，比例系数与反馈电容相关。在电荷灵敏放大器中，反馈电容不会改变为定值，于是放大器的输出电压反映了探测器的输出电荷大小。为了使探测器放大后的信号之间保持一致性与均匀性，使用 DT64 通道集成电荷灵敏放大器来对多通道的电荷信号进行放大。
对安检设备中线阵 X 射线探测电路 ADC 的要求，ADC 需具有较高的分辨率，分辨率决定这图像数据的深度，为了保证图像数据的精度，通常使用 16 位以上分辨率的 ADC；ADC 应具有足够的采用率，满足在放大器信号输出时间内完成采样，本设计中电荷灵敏放大器对放大 64 路信号的输出时间分别为 1 µs，因此对于 ADC（模数转换器）的采样率应大于 1 Mbit/s；综合尺寸、功耗、工作环境温度等多方面的因素考虑，选用 TI 公司设计的 ADS8861 模数转换器，其特点是 16 位，采样率为 1 Mbit/s，全差分输入，串行输出的 SAR 模数转换器。
1.3 千兆以太网 R G M II 数据传输模块
X 射线安检系统一般需要多块探测板进行级联，一块探测板具有 128 个探测点，针对大型的应用环境可能为上千个探测点，因此在实际工作工程中，对图像数据快速、准确的传输有很高的要求。理想情况下数据速率计算公式如下：
数据速率=［lines / s］ × ［板的数量］ × ［128 像素 / 板］× ［16 比特 / 像素］= ［x Mbps］ （2）上式中［Lines/s］为积分器每秒放大的像素行，因为积分器工作周期为 1 kHz，因此得到 1 000 Lines/s。板的数量在普通车站、地铁、机场对行李箱安检的应用环境下最小为 12 块，针对海关的集装箱安检的应用环境所需板的数量最大为 80 块。因此在理想条件下得到最小的传输速率为 24.576 MMbit/s，最大的传输速率为 163.84MMbit/s。此速率仅为图像数据的传输，在实际数据传输中，为了保证数据的准确性还需考虑数据包的封装格式与相关的指令，因此大于理论的传输速率。另外对于 X 射线的安检设备，在系统与 PC 上位机的数据传输之间会有一定的距离，在大型的应用环境中需要采用较长的传输距离，为了保证数据传输的稳定性与精准度，本文采用千兆以太网进行对数据的传输，采用 RTL8211D 千兆网卡芯片。
本文千兆以太网数据传输根据 TCP/IP 协议的网络通信架构设计，整个传输的结构包含用户层、传输层、网络层、数据链路层、物理层。千兆以太网数据传输的总体设计架构如图 3 所示。
用户逻辑部分设计部分包含用户层、传输层、网络层，主要负责根据用户自定义数据格式以及 UDP、IP 协议将数据进行特定格式打包与解析操作。以太网 MAC 控制器构成数据链路层，控制发送帧与接收帧的操作，并且负责对上层输的数据进行 MAC 帧打包，对从接口发送来的数据进行解析。PHY 芯片组成物理层，通过 FPGA 的控制信号，完成对数据包的封装，并且时序控制 PHY 芯片将数据转化为波的形式传输给 PC 上位机 。
2、X 射线探测系统的控制逻辑
2.1 图像采集时序控制
图像采集时序主要是 FPGA 对探测器的积分器与 ADC 采样时序控制如图 4。每采集板都安装线阵 X 射线图像传感器，每块板在接收到 X 射线光照射时会均匀产生与光强相对应的电流信号。通过时序控制增益可控的多路积分器对电流信号进行放大，并让 ADC 在规定的周期内对放大的信号进行采集，此处使用一个 16 位 ADC 分别对高低能积分值进行采样。
2.2 千兆以太网数据传输
如图 5 所示，由 PHY 芯片发送的四位数据通过 DDIO 模块转化为 8 位数据供后续模块处理。接收模块对数据解析并存储，然后将数据的有效字段提取出包括 CMD、OPE、DM ID、SIZE，通过判断有效字段可以知道要执行何种功能。数据板会发送给采集板相应的信号让采集板完成对应功能。之后再将得到的数据传输通过 CRC 校验并发送。
3、 结论
本文提出一种以 FPGA 为控制核心，结合图像采集模块与千兆以太网传输模块的线阵 X 图像传感器采集传输系统。根据不同的应用场景，可选择不同块数的 X 射线探测器与采集板，采用菊花链数据传输结构方式以应对不同规模的场景。 千兆以太网的传输确保了图像数据的实时、高速与精准度，具有良好的应用价值与市场。
